基于Verilog HDL与Cadence的数字系统设计开发技术2013.解本巨, 著 数字系统设计与Verilog HDL2005.08王金明, 编著 数字系统设计与Verilog HDL2009.01王金明, 编著 数字系统设计与Verilog HDL2011.1王金明, 编著 数字系统的Verilog HDL设计2007.09江国强, 编著 Verilog HDL数字系统设计2011.2王建民, 田晓华, 江晓林, 编著 数字系统设计与Verilog HDL2019.1王金明, 编著 数字系统设计与Verilog HDL2020.4王金明, 曹阳, 编著 数字系统设计与Verilog HDL2016.10王金明, 编著 数字系统设计与Verilog HDL2014.4王金明, 编著 Verilog HDL数字系统设计与验证2009.03乔庐峰, 编著 Verilog HDL数字系统设计2012.2康磊 , 张燕燕, 主编 Verilog HDL数字系统设计2017.6王建民, 田晓华, 江晓林, 编著 基于Verilog HDL的数字系统设计与实现2019.2赵科, 鞠艳杰, 编著 Verilog HDL与数字系统设计简明教程2009.01吴戈, 编著