基于Quartus II的数字系统Verilog HDL设计实例详解2014.1周润景, 姜攀, 编著 基于Quartus II的数字系统Verilog HDL设计实例详解2010.5周润景, 苏良碧, 编著 基于Quartus Prime的数字系统Verilog HDL设计实例详解2018.8周润景, 李志, 张玉光, 编著 数字系统设计与Verilog HDL2005.08王金明, 编著 数字系统的Verilog HDL设计2007.09江国强, 编著 数字系统设计与Verilog HDL2009.01王金明, 编著 数字系统设计与Verilog HDL2011.1王金明, 编著 Verilog HDL数字系统设计2011.2王建民, 田晓华, 江晓林, 编著 基于Quartus II 的FPGA/CPLD数字系统设计实例2013.1周润景, 苏良碧, 编著 Verilog HDL程序设计实例详解2008.03张延伟等, 编著 Verilog HDL数字控制系统设计实例2007.冼进, 主编 数字系统设计与Verilog HDL2019.1王金明, 编著 Verilog HDL数字系统设计2012.2康磊 , 张燕燕, 主编 Verilog HDL数字系统设计2017.6王建民, 田晓华, 江晓林, 编著 数字系统设计与Verilog HDL2020.4王金明, 曹阳, 编著